快訊

    三星發表CUBE策略 將與台灣半導體生態系深度合作 強調共創共榮

    2026-09-01 15:08 / 作者 戴嘉芬
    三星電子記憶體產品規劃副總裁Jangseok Choi出席SEMI記憶體高峰論壇並發表演講。業者提供
    SEMICON國際半導體展論壇活動進入第二日,記憶體高峰論壇今天(9/1)下午登場,全球三大記憶體原廠三星、SK海力士、美光高層同台亮相。三星記憶體產品規劃部門副總裁崔璋石在論壇中,正式發表「CUBE」策略,宣示全面轉向 3D 垂直整合架構。他也強調,台灣半導體生態系展現了卓越的整合精神,下世代 3D-IC 必須兼顧結構穩定與散熱設計,三星很榮幸能與世界級的台灣半導體生態系深度合作,共創共榮。

    三星電子記憶體產品規劃部門副總裁 Jangseok Choi(崔璋石)於SEMICON Taiwan 記憶體高峰論壇,以「開啟智慧新維度,以 3D 整合技術驅動 AI 時代」為主題進行演講。

    隨著 Agentic AI(AI代理)世代來臨,系統需具備即時推理與自主決策能力,傳統 2D 與 2.5D 晶片架構已難以滿足龐大的資料傳輸與散熱需求。

    崔璋石在演講中指出,三星 CUBE 策略是以全面的半導體設計與製造能力推動 3D 架構發展,聚焦四大核心面向,解決 AI 資料中心與裝置端 AI(On-device AI)的瓶頸:

    首先在容量方面,透過垂直擴展,在不增加印刷電路板(PCB)面積的前提下大幅提升容量。

    其次,在利用率部分,優化邏輯晶片與記憶體配置,降低整體傳輸延遲。

    第三,在頻寬部分,則以垂直的高速通道取代傳統水平傳輸,大幅擴充頻寬。另在效率方面,則聚焦功耗與散熱控制,將單一位元傳輸能耗降至最低,極大化每瓦效能。

    路線圖曝光!全新突破性3D記憶體zHBM登場

    在 HBM(高頻寬記憶體)演進方面,三星已於今年五月出貨業界首款 12 層 HBM4E 樣品。當系統在單一 GPU 配置 4 個 HBM4E 堆疊時,可提供高達 16 TB/s 的天量頻寬,相較於 HBM4,每瓦效能提升 20%、熱阻降低 10%。

    崔璋石表示,目前已著手開發的 HBM5,目標效能提升 2 倍,每瓦效能與熱阻表現同步改善 20%。而更引人矚目的是從 2.5D 跨入 3D 垂直整合的突破性架構 zHBM。

    他進一步解釋,傳統 HBM 將記憶體與處理器並排放置於中介層上,而 zHBM 則將記憶體直接垂直堆疊於處理器之上。對比 HBM4E,zHBM 的目標是將效能最高提升 8 倍、每瓦效能提升 3 倍,熱阻更巨幅降低 75% 至 90%。

    3D儲存解決方案zNAND-O預計2028年發布

    針對裝置端 AI 嚴苛的工作負載需求,三星提出全新 3D 儲存解決方案 zNAND-O。該技術結合最新 V10 BV-NAND 快閃記憶體與直通矽晶穿孔(TSV)技術,透過 3D 封裝垂直堆疊多個 V-NAND 晶片。

    zNAND-O 與神經網路處理器(NPU)經由 UCIe 標準介面整合於單一封裝內,其位元密度高達 DRAM 的 10 倍,讀取頻寬亦達傳統 NAND Flash 的7倍。三星宣布,計劃於2028年開始推出 zNAND-O 樣品。

    導入混合銅鍵合 攜手台灣半導體生態系共創共榮

    在先進封裝製程上,三星採用晶圓對晶圓鍵合(Wafer-on-Wafer Bonding)突破極細微間距限制,並運用混合銅鍵合(Hybrid Copper Bonding, HCB)大幅降低熱阻。

    崔璋石強調,三星具備從記憶體、邏輯晶片、晶圓代工到先進封裝的整合能力。台灣半導體生態系展現了卓越的整合精神,下世代 3D-IC 必須兼顧結構穩定與散熱設計,三星很榮幸能與世界級的台灣夥伴深度合作,共同釋放 3D 運算的無限潛力。

    戴嘉芬 收藏文章

    本網站使用Cookie以便為您提供更優質的使用體驗,若您點擊下方“同意”或繼續瀏覽本網站,即表示您同意我們的Cookie政策,欲瞭解更多資訊請見