三星釋下一代3D記憶體方案　讀取頻寬翻7倍zNAND-O 2028年送樣

三星電子記憶體產品規劃部門副總裁Jangseok Choi（崔璋石）今天參與國際半導體記憶體高峰論壇，三星今天也釋出「CUBE」策略，全面推動3D架構發展，打造下一代3D記憶體與儲存解決方案，包含zHBM及zNAND-O，解決AI資料中心及裝置端AI（on-device AI）不同環境下的瓶頸，大幅提升效能。zNAND-O針對裝置端AI需求而設計，位元密度為DRAM的10倍，讀取頻寬為傳統NAND Flash的7倍，預計2028年開始推出zNAND-O樣品。

三星電子記憶體產品規劃部門副總裁Jangseok Choi（崔璋石）今天以「開啟智慧新維度，以 3D 整合技術驅動 AI 時代」（The New Dimension of Intelligence. Powering the AI Era with 3D Integration）為主題進行演講。

三星「CUBE」策略以全面的半導體能力推動3D架構發展，打造下一代3D記憶體與儲存解決方案，包含zHBM及zNAND-O，解決AI資料中心及裝置端AI（on-device AI）不同環境下的瓶頸，大幅提升效能。zNAND-O針對裝置端AI需求而設計，位元密度為DRAM的10倍，讀取頻寬為傳統NAND Flash的7倍，預計2028年開始推出zNAND-O樣品。


「Z 軸」釋放AI能力
CUBE最佳化架構聚焦Capacity（容量）、Utilization（利用率）、Bandwidth（頻寬）、Efficiency（效率）四大關鍵面向，三星透過垂直擴展，在不增加印刷電路板面積的情況下提升容量。3D不是單純的堆疊，而是架構的優化，透過最佳化邏輯晶片與記憶體的配置，降低延遲。在縮短晶片之間的距離，以垂直的高速通道取代水平傳輸，大幅提升頻寬。達成聚焦在功耗與散熱技術，將單一位元數據傳輸所需的能耗降到最低，最大化每瓦效能（Performance per Watt）。

HBM演進展現容量、頻寬、功耗及散熱管理的突破

今年5月三星開始出貨業界首款12層HBM4E樣品。當每個GPU配置4個HBM4E堆疊時，系統可提供高達16 TB/s的頻寬。比起HBM4，HBM4E每瓦效能提升20%，熱阻降低10%。相較於HBM4E，HBM5目標是效能提高2倍，每瓦效能提升20%，熱阻降低20%。


架構創新　三星突破性的3D記憶體架構zHBM

傳統的HBM採2.5D架構，將記憶體與處理器並排放置，為了縮短兩者之間資料傳輸的距離，三星以全新架構開發出zHBM，將記憶體直接堆疊在處理器之上，透過大幅縮短資料傳輸的距離，實現效能與能源效率的躍進。這種從2.5D到垂直3D整合的轉變，重塑了記憶體與運算晶片的互動方式。對比HBM4E，zHBM的目標是將效能最高提升8倍、每瓦效能提升3倍，熱阻降低75%~90%。


zNAND-O採用3D封裝技術　2028年送樣
三星自2013年推出全球首款垂直結構V-NAND快閃記憶體以來，技術世代持續演進。三星進一步提出3D 儲存解決方案zNAND-O，結合了V10 BV-NAND以及直通矽晶穿孔（Through Silicon Via，TSV）技術。zNAND-O採用3D封裝技術，透過TSV垂直堆疊多個V-NAND晶片。zNAND-O與神經網路處理器（NPU）透過UCIe標準介面，整合在單一封裝之中，可滿足嚴苛的 AI 工作負載所需要的擴展性與頻寬。

zNAND-O針對裝置端AI需求而設計，位元密度為DRAM的10倍，讀取頻寬為傳統NAND Flash的7倍。三星宣布，計劃於2028年開始推出zNAND-O樣品。



先進鍵合技術助力3D堆疊

三星採用晶圓對晶圓鍵合（Wafer-on-Wafer Bonding），突破間距的限制，以及透過混合銅鍵合（Hybrid Copper Bonding，HCB），降低熱阻。

產業趨勢正走向Agentic AI，系統能夠自主地採取行動並進行推理，這仰賴即時的回應能力，2D架構難以滿足，因此重新思考晶片的 3D 結構至關重要。三星具備從記憶體、邏輯晶片、晶圓代工到先進封裝，整合式設計與優化的獨特實力，台灣生態系同樣展現了這種卓越整合的精神，下世代的 3D-IC 必須兼顧結構穩定與散熱設計。