經濟部發表「面板級扇出型封裝技術」,可活化面板廠既有的舊世代產線,轉型成具高附加價值的半導體封裝產線。左起工研院電光系統所副所長李正中、PEP semiconductors總裁周星輝、群創光電總經理楊柱祥、技術處長邱求慧、總統府秘書長林佳龍、台灣金控董事長沈榮津、群創光電董事長洪進揚等人。經濟部提供
半導體封裝產能不足,但舊世代面板產線卻產能過盛,經濟部技術處今(7)日宣布,已研發出「面板級扇出型封裝技術」(Fan-out Panel Level Package;FOPLP),將面板廠舊世代產線,轉型成半導體封裝產線,且具有成本的優勢,可搶占全球半導體封裝市場,產值上看千億元。
技術處表示,今天與群創光電、強茂半導體、亞智科技與工研院,共同發表「面板級扇出型封裝技術」,可活化面板廠既有的舊世代產線,轉型成具高附加價值的半導體封裝產線。其中,群創光電已率先建置全球第一條由面板產線轉型的FOPLP封裝應用產線,力拚明年量產。
技術處長邱求慧表示,我國面板產業歷經金融海嘯,大陸產能急速擴增,全球市場供過於求等嚴峻挑戰,舊世代面板產線因應用侷限,產能無法填滿;例如目前中小尺寸生產主力為5世代以上,3.5世代的產線因應用侷限,產能無法填滿。
但因應AI興起與晶片微縮化趨勢,扇出型封裝技術已成為市場主流。技術處看到面板舊產線很適合用來發展半導體的封裝產品,且成本上具有優勢,從2017年開始陸續投入新台幣17億元,以法人科專計劃布局「面板級扇出型封裝」核心技術開發。
工研院電光系統所副所長李正中表示,因應IC載板與車用半導體的缺料與產能供不應求的現象,扇出型封裝技術可提供具有更高I/O密度的更大晶片,大幅減少系統尺寸,成為應對異質封裝整合挑戰的不二之選。
李正中指出,面板級扇出型封裝技術協助群創光電降低面板翹曲量,讓封裝製程的破片與耗損更低,同時透過電鍍模擬技術,協助進行大面積電鍍設備的建置,大幅縮短製程參數的試誤與調整。
群創光電總經理暨營運長楊柱祥表示,在經濟部技術處A+計畫支持下,群創光電打造出全球首條FOPLP封裝應用產線,以面板產線進行IC封裝,得利於方形面積,相較於晶圓的圓形有更高的利用率,達到95%。以業界最大尺寸G3.5 FOPLP玻璃基板開發具備細線寬的中高階半導體封裝,可使用面積是12吋玻璃晶圓的7倍。
楊柱祥也說,工研院與群創光電共同克服減少面板翹曲量,讓封裝製程的破片與耗損更低,具備「容納更多的I/O數」、「體積更小」、「效能更強大」、「節省電力消耗」等技術優勢。