乾瞻完成符合UCIE 2.0標準之 TSMC SoIC製程設計定案

神盾集團旗下矽智財（IP）解決方案廠乾瞻科技（InPsytech），近日正式宣佈完成符合UCIE 2.0（Universal Chiplet Interconnect Express）標準的台積電Face-to-Face SoIC先進製程設計定案，成功實現異質整合晶片的高速互連能力。乾瞻也將同步推出對應 TSMC SoIC先進製程的完整晶圓級與封裝級設計驗證解決方案，加速 IC 設計公司晶片開發與驗證的流程。

神盾表示，這次設計採用TSV（Through-Silicon Via）技術以實現訊號傳輸與電源供應，不僅大幅提升3D堆疊異質整合晶片的設計彈性，也強化整合效能。為協助客戶加速從設計至量產的導入過程，乾瞻同步推出對應 TSMC SoIC先進製程的完整晶圓級與封裝級設計驗證解決方案，加速 IC 設計公司晶片開發與驗證的流程。

繼日前加入英特爾晶圓代工加速 IP 聯盟與三星 SAFIP 計畫後，乾瞻已為英特爾與三星的 IP 夥伴，並陸續將自家先進產品導入兩大晶圓廠生態系統，以協助客戶強化其先進半導體產品競爭力。此3D異質整合與高速互連的設計，特別適用於高效能運算（HPC）伺服器與邊緣AI裝置，可有效提升AI推論與資料處理效率，滿足低延遲與高頻寬需求。

乾瞻科技總經理羅時豪表示，此次順利完成設計定案，除自身團隊的投入外，更要感謝半導體產業合作夥伴，這也代表著客戶對乾瞻技術實力的高度肯定。乾瞻科技將持續以技術創新為驅動核心，不僅深化與海內外團隊的協作，也致力於服務全球客戶，共同打造更先進、卓越的科技環境。